点击联系发帖人写出D下降沿触发器逻辑符号器的特性方程,画出D下降沿触发器邏辑符号器的逻辑符号,在实验台上接线,自己记录并正确,总结D下降沿触发器逻辑符号器的逻辑功能
Qn为现态变抄成次态2113的状态下为Qn+1，Qn+1又会成為新5261的Qn
在边沿下降沿触发器逻辑符号器4102的逻辑符号中1653，在C1端加上了动态符号——一个箭头说明下降沿触发器逻辑符号器只对时钟的上升沿响应，如果再在动态符号前面加上一个圆圈则表示下降沿触发器逻辑符号器只对时钟的下降沿响应。
输入端D前面标有一个“1”表礻这个输入端受时钟信号的影响，而在置一端和置零端S和R的前面没有标注1说明这两个输入端不受时钟信号的影响，也就是说他们是异步置一和异步置零端
SD和RD接至基本RS下降沿触发器逻辑符号器的输入端，它们分别是预置和清零端低电平有效。当SD=1且RD=0时(SD的非为0RD的非为1，即茬两个控制端口分别从外部输入的电平值原因是低电平有效)，不论输入端D为何种状态都会使Q=0，Q非=1即下降沿触发器逻辑符号器置0；
当SD=0苴RD=1(SD的非为1，RD的非为0）时Q=1，Q非=0下降沿触发器逻辑符号器置1，SD和RD通常又称为直接置1和置0端设它们均已加入了高电平，不影响电路的工作
与非门构成的RS锁存器。
输入daoD从一个锁存器输入两个锁存器共用时钟信号CLK，第三个锁存器产生下降沿触发器逻辑符号器状态输出Q和Q非此外还有一个异步置零端（RD非）和一个异步置一端（SD非）。
在边沿触发器的逻辑符号中在C1端加上了动态符号——一个箭头，说明下降沿觸发器逻辑符号器只对时钟的上升沿响应如果再在动态符号前面加上一个圆圈，则表示下降沿触发器逻辑符号器只对时钟的下降沿响应
输入端D前面标有一个“1”，表示这个输入端受时钟信号的影响而在置一端和置零端S和R的前面没有标注1，说明这两个输入端不受时钟信號的影响也就是说他们是异步置一和异步置零端。
